RANGKAIAN SEKUENSIAL

Dalam teknologi digital saat ini, prospek pengembangan sirkuit elektronik telah membuat kemajuan besar baik di bidang digital maupun analog. Seiring kemajuan perkembangan, kompleksitas tumbuh dengan cepat. Peningkatan kompleksitas ini telah memungkinkan perancang dan pengembang untuk menghasilkan struktur dan desain teknik modern dalam bidang elektronik. Dan, dalam bidang evolusi ini, sirkuit berurutan muncul.

Pengertian Rangkaian Sekuensial

Rangkaian Sekuensial adalah adalah rangkaian logika yang kondisi keluarannya dipengaruhi oleh masukan dan keadaan keluaran sebelumnya atau dapat dikatakan rangkaian yang bekerja berdasarkan urutan waktu. Ciri rangkaian logika sekuensial yang utama adalah adanya jalur umpan balik (feedback) di dalam rangkaiannya.

Rangkaian Sekuensial

Rangkaian sekuensial memiliki keluaran yang hanya bergantung pada sumber masukannya saja. Contoh penerapan rangkaian sekuensial terdapat pada putaran pemilih saluran pada televisi (TV lama). Selain itu juga, rangkain sekuensial merupakan rangkaian kombinasi, yang keluaranya dipilih hanya didasarkan saluran pada sumber masukan posisi pemilih saluran.

Rangkaian sekuensial merupakan rangkaian yang tergantung dari nilai input saat ini dan sebelumnya, dengan kata lain rangkaian ini tergantung dari serangkaian input. Rangkaian sekuensial memiliki kemampuan untuk menyimpan nilai input atau berperan sebagai memori penyimpanan sedangkan rangkaian kombinasional tidak demikian.

Rangkaian sekuensial terbagi menjadi dua, yakni rangkaian sekuensial Asinkron dan rangkaian sekuensial Sinkron.

Rangkaian Sekuensial Asinkron

Rangkaian sekuensial merupakan rangkaian yang berperilaku bergantung pada masukanmasukan yang diterapkan. Elemen memori digunakan di dalam rangkaian asinkron umumnya merupakan piranti time delay. Sebuah rangkaian sekuensial dapat dipandang sebagai rangkaian kombinasi dengan umpan balik.

Rangkaian Sekuensial Sinkron

Rangkaian sekuensial merupakan rangkaian yang memiliki keadaan yang hanya dapat digunakan pada waktu diskrit. Sinkronisasi dicapai menggunakan piranti pewaktu yang disebut System Clock Generator, yang membangkitkan deret periode waktu pulsa. Waktu pulsa dimasukan ke semua sistem melalui keadaan internal (yakni bagian dari memori) yang hanya berpengaruh ketika waktu pulsa memicu rangkaian. Rangkaian sekuensial sinkron menggunakan pewaktu pada masukan

elemen memori yang disebut Clock Sequential Circuit.

Clock Sequential Circuit

Rangkaian sekuensial pewaktu menggunakan sebuah elemen memori yang dikenal sebagai Flip-Flop. Sebuah flip-flop merupakan sebuah rangkaian elektronika yang digunakan untuk menyimpan 1 bit informasi, dan membentuk 1 bit sel memori. Flip-Flop memiliki dua keluaran, sebuah memberikan nilai bit biner yang disimpan dan yang lain memberikan nilai komplemen.

Flip-Flop

Rangkaian flip-flop dapat mempertahankan suatu keadaan biner dalam waktu yang tak terbatas sampai suatu sinyal masukan baru datang untuk mengubah keadaan itu. Perbedaan utama diantara berbagai jenis flip-flop itu adalah banyaknya masukan yang dimiliki dan perilaku bagaimana masukan itu mempengaruhi keadaan biner dalam flip-flop tersebut.

Petunjuk termudah terhadap flip-flop adalah 1bit sel memori yang tetap menyimpan bit selama periode waktu yang dikehendaki. Flip-flop merupakan piranti bistabil mendefiniskan dua keadaan dan sewaktu-waktu piranti diasumsikan tidak stabil. Keadaan stabil adalah sebuah keadaan yang dicapai oleh piranti yang tidak berubah dan selama tanpa ada yang mengubahnya.

Flip-flop terbagi atas Flip Flop Set-Reset, Flip Flop Data, Flip Flop J-K, Flip Flop Toggle.

Contoh Piranti Bistabil

Sebuah toggle switch memiliki dua keadaan stabil dan dapat dipandang sebagai piranti bistabil. Ketika switch tertutup, tetap tertutup (keadaan stabil pertama) sampai ada yang mebukanya. Ketika switch terbuka, tetap terbuka (keadan stabil kedua) sampai ada yang menutupnya, yakni membuatnya untuk kembali ke keadaan stabil yang pertama. Jadi jelasnya switch memperlihatkan 1 bit sel memori, ketika menjaga keadaanya (terbuka atau tertutup). Piranti bistabil disebut 1 bit sel memori.

Keadaan Piranti Bistabil

Piranti Bistabil

Sebuah Flip-Flop didefinisikan sebagai sebuah piranti elektronika bistabil yang memiliki dua keadaan yakni 0 V untuk logika 0 dan 5 V untuk logika 1. Dua keadaan stabil dan flip-flop sebagai elemen memori ditunjukkan pada Gambar di atas, yakni (a) Logika 0 dan (b) Logika 1.

Karakteristik Operasi Flip-Flop

• Propagation Delay Time—Interval waktu yang dibutuhkan setelah sinyal masukan diterapkan untuk menghasilkan perubahan keluaran
  
• Set-up Time—interval minimum yang dibutuhkan level logika untuk tetap bertahan pada masukan (J dan K, atau S dan R, atau D) sebelumnya untuk memicu sisi pulsa pewaktu pada tingkat pewaktuan pada flip-flop.
  
• Hold Time—interval minimum yang dibutuhkan level logika untuk tinggal pada masukan setelah sisi pemicuan pulsa pewaktu pada tingkat pewaktuan pada flip-flop.
  
• Maximum Clock Frequency—Laju tertinggi sebuah flip-flop yang dapat dipercaya terpicu.
  
• Power Dissipation—konsumsi daya total piranti.
  
• Pulse Widths—lebar pulsa minimum masukan Clock, SET dan CLEAR.

Rangkaian Flip-Flop Set-Reset

Simbol Flip-Flop SR

Flip-flop set-reset merupakan memori yang melakukan penyimpanan data dengan cara memberi sinyal pada input Set (S) dan Reset (R) yang dimilikinya. Rangkaian sekuensial mempunyai dua masukan dan dua keluaran. Dua input yaitu, S = Set dan R = Reset. Dua output yaitu Q dan. Bertindak sebagai 1 bit memori dengan output Q sebagai nilai bit tersebut. S = 1, R = 1 tidak dibenarkan (tidak boleh diset serentak) karena akan menghasilkan output yang tidak konsisten. 

Keluaran dari Flip Flop diberi label Q dan Q’ yang mana nilainya selalu berawanan. Sinyal SR yang masuk ke dalam flip flop dapat memiliki 4 kemungkinan, 00, 01, dan 11.

Rangkaian Flip-Flop SR

Dari rangkaian diatas dapat kita ketahui bahwa;

SR = 00 : Kondisi flip flop tidak berubah, nilai Q akan sama dengan nilai sebelumnya.

SR = 01 : keluaran Q akan bernilai 0, kondisi ini akan menyebabkan flip flop reset

SR = 10 : keluaran Q akan bernilai 1, kondisi ini akan menyebabkan flip flop set

SR = 11 : kondisi ini menyebabkan nilai Q tidak pasti tergantung sinyak mana yang datang lebih cepat

Detak (Clock)

Clock merupakan pulsa atau denyut listrik periodic yang berfungsi mengaktifkan elemen / rangkaian logika. Detak ditambahkan pada sisi masukan untuk menjaga sinyal masukan agar bekerja dalam tempo bersamaan. Kendali ini membantu flip flop lebih stabil. Detak ditambahkan sebelum sinyal S dan R masuk ke dalam rangkaian flip flop. Masing-masing sinyal masukan di NAND-kan dengan detak.

Flip flop SR yang sudah ditambah detak

Simbol Flip-Flop S-R Ditambah Clock

Flip-flop S-R Canggih atau flip-flop S-R yang telah ditambah detak adalah flip-flop yang konfigurasinya lebih rumit dibandingkan dengan flip-flop S-R. Dimana, pada flip-flop S-R Canggih dilengkapi dengan tambahan fungsi yaitu input clock. Selain itu, terdapat pula PRESET dan CLEAR.  Rangkaian flip-flop S-R dengan detak dapat dilihat dibawah ini.

Rangkaian Flip-Flop Dengan Detak

Dari rangkaian diatas kita dapat ketahui bahwa;  

Detak = 0 : tidak ada perubahan sinyal yang masuk ke dalam flip flop

Detak = 1 : kondisi keluaran flip flop, Q, akan menyesuaikan dengan kondisi masukan S dan R, berdasarkan aturan dalam tabel kebenaran

Flip-Flop atau Latch Dasar ‘Logic 0’ = 0V, and ‘Logic 1’ = 5 V

Lach Dasar

a) Rangkaian memori dasar atau flip-flop yang menghubungkan dua inverter (gerbang NOT) secara            seri.

b) Logika 0, dengan membuka dan menutup switch dan grounding masukan inverter pertama.

c) Logika 0

d) Logika 1

Flip-Flop SR Gerbang NOR

Dari gambar diatas dapat diketahui bahwa:

• Jika S = 0 dan R = 0, keluaran gerbang B sama dengan keluaran sebelumnya.
• Jika S = 0 dan R = 1, keluaran gerbang A adalah Low, yakni Q = 0 dimasukan ke gerbang B bersama masukan S. Selanjutnya dengan Q = 0 kedua masukan di NOR gerbang B menjadi Low sebagai hasil C(Q)=1. Q and C(Q) merupakan komplementer. saat Q = 0, flip-flop mempunyai keadaan “reset”.
  
• Jika S = 1 and R = 0, keluaran gerbang B adalah LOW, membuat kedua masukan gerbang A adalah LOW, sehingga Q = 1. Ini disebut keadaan “set”.
  
• Ketika S = 1 and R = 1, keluaran kedua gerbang memberikan Logika 0. Hal ini bertentangan dengan definisi komplementer, sehingga kondisi ini tidak digunakan pada flip-flop SR. Tetapi jika keadaan S = 1 and R = 1 digunakan, maka keluaran tidak dapat diprediksi dan flip-flop mempunyai keadaan tak tentu.

Flip-Flop SR Gerbang NAND

Modifikasi Flip-Flop SR Gerbang NAND

Flip-Flop Data (D)

Flip-flop D pada dasarnya merupakan modifikasi dari S-R Flip-flip yaitu dengan menambahkan gerbang logika NOT (Inverter)  dari Input S ke Input R. Berbeda dengan S-R Flip-flop, D Flip-flop hanya mempunyai satu Input yaitu Input atau Masukan D. Berikut ini diagram logika D Flip-flop. Kelebihan dari flip flop adalah dapat menyimpan nilai satu bit pada jalur keluaran.

Rangkaian Flip-Flop D

Flip-flop D kadang-kadang disebut sebagai flip-flop data karena, pada dasarnya, penyimpanan untuk satu bit data. Output dari flip-flop D selalu sama dengan nilai terbaru yang diterapkan pada input. Karenanya, ia mengingat dan menghasilkan input terakhir. Ini juga disebut sebagai delay flip-flop, karena menunda 0 atau 1 yang diterapkan pada inputnya untuk pulsa clock tunggal.

Lambang Dan Karakteristik Flip-Flop D

Tabel Karakteristik Flip-Flop D

Flip-Flop JK

Flip-flop ini merupakan perbaikan dari flip-flop RS sehingga keadaan tak tentu pada jenis RS menjadi terdefinisi untuk jenis JK tersebut. Masukan J dan K berlaku seperti masukan R dan S (perhatikan bahwa untuk suatu flip-flop JK, huruf J adalah untuk set dan huruf K untuk bebas). Bila masukan J dan K diberikan secara serentak, nilai flip-flop itu berubah menjadi komplemennya, yaitu jika mula-mula Q = 1, akan berubah menjadi Q = 0 dan sebaliknya. Keluaran di AND-kan dengan masukan K dan CP sehingga flip-flop itu dibebaskan selama suatu pulsa waktu hanya jika Q sebelumnya sama dengan 1.

Demikian pula keluaran Q flip-flop tersebut di AND-kan dengan masukan J dan CP sehingga flip-flop itu dapat diset dengan pulsa waktu hanya jika Q sebelumnya sama dengan 1. bila baik J maupun K sama dengan 1, keadaan Q akan selalu berubah tanpa memandang bagaimana keadaan Q tersebut sebelum pulsa waktu diberikan. Jadi jika Q sama dengan 1, keluaran gerbang AND yang diatas menjadi 1 dan flip-flop itu dibebaskan. Tampak bahwa jika sinyal CP itu tetap 1 setelah keluarannya dikomplemenkan, flip-flop itu akan berubah menjadi suatu keadaan yang baru.

Rangkaian Flip-Flop JK

Simbol Dan Persamaan Karakteristik Flip-Flop JK

Tabel Karakteristik Flip-Flop JK

Flip-Flop Toggle (T)

Flip-flop ini adalah flip-flop JK dengan masukan tunggal. Seperti yang tampak pada gambar a, flip-flop T itu didapatkan dari jenis JK jika kedua masukannya dijadikan satu. Nama ‘T’ (toggle-artinya saklar pengalih dua keadaan) itu diperoleh karena kemampuan flip-flop itu untuk mengubah keadaannya. Apapun keadaan sekarang flip-flop T itu akan berubah menjadi komplemennya setiap kali pulsa waktu diberikan pada saat masukan T itu bernilai 1.

Lambang Dan Karakteristik Flip-Flop T

Tabel Karakteristik Flip-Flop T

Rangkaian Flip-Flop T

Pewaktu T Flip-Flop Dengan Masukan Asinkron Aktif LOW

Aplikasi Flip-Flop Pembagi Frekuensi

Flip-Flop Pembagi Frekuensi

Keluaran flip-flop kedua Q adalah 1/4 frekuensi masukan pewaktu asli. Ini disebabkan frekuensi dari pewaktu dibagi dengan 2 oleh flip-flop yang pertama kemudian dibagi 2 lagi oleh flipflop yang kedua. Jika lebih banyak flip-flop yang dihubungkan dengan cara demikian, frekuensi dibagi dua dengan pangkat n, dimana n adalah jumlah flip-flop

Penyimpan Data Paralel

Penyimpanan Data Pararel

Setiap tiga jalur data paralel dihubungkan ke masukan D flip-flop. Saat semua masukan pewaktu dihubungkan ke pewaktu yang sama, data pada masukan D disimpan secara simultan oleh flip-flop pada sisi positif pewaktu.

Digital Counter

Counter adalah register yang nilainya mudah ditambah 1 modulo dari kapasitas register; yaitu, setelah nilai maksimum tercapai, kenaikan berikutnya menetapkan nilai penghitung menjadi 0. Jadi, sebuah register yang terdiri dari n flip-flop dapat menghitung hingga Contoh pencacah dalam CPU adalah pencacah program.

Counter

Penghitung dapat ditetapkan sebagai asinkron atau sinkron, tergantung pada cara pengoperasiannya. Pencacah asinkron relatif lambat karena output dari satu flip-flop memicu perubahan status flip-flop berikutnya. Di sebuah pencacah sinkron, semua flip-flop berubah status pada waktu yang sama. Karena tipe terakhir jauh lebih cepat, ini adalah tipe yang digunakan di CPU. Namun, akan berguna untuk memulai diskusi dengan deskripsi pencacah asinkron.

Sebuah counter menghitung dari 0 sampai 2 yang ditunjukkan dalam diagram waktu.sekuen biner dua bit berualang setiap pulsa waktu keempat. Ketika hitungan ketiga, siklus kembali ke 0 untuk memulai sekuen lagi. 

Tabel Eksitasi Flip-Flop

Tabel Eksitasi Flip-Flop

Tabel Karakteristik bermanfaat selama analisis rangkaian sekuensial ketika nilai masukan flip-flop diketahui dan ingin menemukan nilai keluaran flip-flop Q setelah sisi naik sinyal pewaktu. Seperti tabel kebenaran yang lain yang dapat memetakan persamaan karakteristik untuk setiap flip-flop. Selama proses desain biasanya diketahui transisi keadaan sekarang ke keadaan berikutnya dan ingin menemukan kondisi masukan flip-flop yang membutuhkan transisi. Untuk itu diperlukan tabel yang berisi daftar masukan yang dibutuhkan untuk memberikan perubahan yang sering disebut tabel eksitasi. Tabel berisi empat kemungkinan transisi dari keadaan sekarang ke keadaan. X menyatakan kondisi don’t care, artinya dapat bernilai 1 atau 0.

Contoh Konversi Flip-Flop

Jika ditanyakan suatu soal seperti berikut: 

Konversikan D Flip-Flop ke T Flip-Flop?

Solusi:

Dalam menjawab soal tersebut diperlukan pemahaman untuk dapat mengkonversi dari suatu flip-flop ke flip-flop lainnya, yakni harus tahu terlebih dahulu seperti:

• Dibutuhkan desain rangkaian untuk membangkitkan sinyal pemicu D sebagai fungsi dari T dan Q yakni D = f (T, Q) 
• Dibutuhkan tabel eksitasi. 
• Menafsirkan D sebagai fungsi T dan sumber keadaan flip-flop Q dan Qn 

Sehingga hasilnya adalah:

D=T’Q + TQ = T XOR Q

 

Rangkaian Hasil Konversi

Demikian pembahasan mengenai rangkaian sekuensial. Terima kasih kepada seluruh yang telah membaca, semoga dapat menambah wawasan bagi kita semua. Terima Kasih.

Daftar Pustaka

Baria, A. M. A., Darlis, D., & Hariyani, Y. S. (2015). Perancangan Dan Realisasi Modul Praktikum Teknik Digital Dan Komputer Sap-1 Sebagai Sarana Perkuliahan D3 Teknik Telekomunikasi. eProceedings of Applied Science, 1(1).

Faisal. (2015). Buku Daras Organisasi & Arsitektur Komputer. Makassar: UIN Alauddin.

Setiawan, W., Kom, M., Setiawan, W., & Kom, M. SISTEM DIGITAL.

Stallings, W. (2010). COMPUTER ORGANIZATION AND ARCHITECTURE DESIGNING FOR PERFORMANCE EIGHTH EDITION. Upper Saddle River: Pearson.

Widianto, M. H. (t.thn.). Rangkaian Sekuensial. Diambil kembali dari Binus: https://binus.ac.id/bandung/2019/12/rangkaian-sekuensial/. (Diakses pada hari Rabu, 23 November 2023. Pukul 21.43 WIB).